如何设计低功耗晶振

作者： 扬兴晶振 日期：2022-01-20 浏览量：

  低功耗基础知识

  低功耗的定义因应用的不同而存在很大差异。在一些系统中，工作能源已经足够，但低功耗设计人员想要努力降低运行开销或提高运行效率。在另一些应用中，只能提供有限的电源，这决定了系统的功耗要求。要降低这些系统的功耗，侧重点也各不相同，因此非常有必要弄清楚功耗的分布情况以及设计高效的低功耗系统应当从何处着手。

  在低功耗设计中晶体的选择非常重要，尤其带有睡眠唤醒的系统，往往使用低电压以求低功耗。由于较低的供电电压，使得提供给晶体的激励功率减少，造成晶体起振很慢或根本就不能起振。

  实际应用中发现，这一现象在上电复位时并不十分明显，这是由于上电时电路有足够的扰动，振荡很容易建立起来。在 MCU 被从睡眠中唤醒时，此时电路的扰动要比上电时小得多，起振变得很不容易。

  在振荡回路中，晶体既不能过激励，过激励易于与高次谐波同步；也不能欠激励，欠激励导致不容易起振。因此，晶体的选择应考虑下述几个要素：谐振频点、负载电容、激励功率、温度特性、长期稳定性。

  这就是说，晶振的可靠性工作不仅仅受到负载电容的影响，这一点是我们应用中的一个误区。

  对于负载电容的选择，应根据晶振供应商提供的 Datasheet 的数值选择。在许可范围内，负载电容值越低越好。容值偏大虽有利于振荡器的稳定，但将会增加起振时间。有些晶振的推荐电路甚至需要串联电阻 RS，它一般用来来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀，这将引起频率的上升，造成频率偏移，加速老化。

  那么如何计算晶振的负载电容?可以根据下式获得：

  Ce = 2 * CL - Cs - Ci

  这里， Ce---外接负载电容值(External Load Capacitor Value)

  CL---指定的晶体的容性负载(Specified Crystal Capacitive Load)

  Cs---PCB板上连线的电容，包括晶体焊盘的电容(PCB Trace Capacitance(include crystal pad capacitance))

  Ci---IC 引脚的电容(IC pin Capacitance)

  举个例子：

  Ce = 2 * 20pF - 7.3pF - 6pF = 26.7pF = 27pF

推荐阅读

• YXC扬兴科技 | 知识科普：一文看懂有源晶振和无源晶振的区别
  晶体振荡器
• 数字音频丨高品质晶振应用选型篇
  每一个懂得品味人生的人，都知道如何与音乐共处。音乐就是如此重要，音响也成为生活的必备品，随着生活品质的提升，人们对音质的要求越来越高，高端音响大多数都带有数字电路，其中数字音频处理器模块用到的晶振精度越高，音效会越好，高品质晶振可降低本身带来的噪声，对音频处理器。
• 防止晶振老化的措施
  晶振老化你了解多少呢？任何物品都有耗损率，有些年代越久越好，而有些年代越久，距离退休的日子就越近，晶振也不例外，在使用中，有那些措施可以有效的防止老化呢?
• 晶振国产替代的5大优势
  为什么要强调品牌的自主性?一个好品牌离不开自主研发。在晶振研发技术上，早期国内一直处于落后的状态，主要核心技术被国外垄断，很难在市场上占领一席之地。从中美贸易制裁，国产替代的苗头悄然显露，半导体及芯片厂商接二连三停工停产，爆发了全球性芯片短缺的局面，国内厂商也迎来发展良机。